由于射频(RF)电路为分布参数电路，在电路的实际工作中容易产生趋肤效应和耦合效应，所以在实际的PCB设计中，会发现电路中的干扰辐射难以控制。

如：数字电路和模拟电路之间相互干扰、供电电源的噪声干扰、地线不合理带来的干扰等问题。

正因为如此，如何在PCB的设计过程中，权衡利弊寻求一个合适的折中点，尽可能地减少这些干扰，甚至能够避免部分电路的干涉，是射频电路PCB设计成败的关键。

文中从PCB的LAYOUT角度，提供了一些处理的技巧，对提高射频电路的抗干扰能力有较大的用处。

一 RF布局

这里讨论的主要是多层板的元器件位置布局。

元器件位置布局的关键是固定位于RF路径上的元器件，通过调整其方向，使RF路径的长度最小，并使输入远离输出，尽可能远地分离高功率电路和低功率电路，敏感的模拟信号远离高速数字信号和RF信号。

在布局中常采用以下一些技巧：

1 一字形布局

RF主信号的元器件尽可能采用一字形布局，如图1所示。

但是由于PCB板和腔体空间的限制，很多时候不能布成一字形，这时候可采用L形，最好不要采用U字形布局(如图2所示)，有时候实在避免不了的情况下，尽可能拉大输入和输出之间的距离，至少1.5cm以上。

一、射频电路中元器件封装的注意事项

成功的 RF 设计必须仔细注意整个设计过程中每个步骤及每个细节，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的进展进行全面持续的评估。而这种细致的设计技巧正是国内大多数电子企业文化所欠缺的。

近几年来，由于蓝牙设备、无线局域网络(WLAN)设备，和移动电话的需求与成长，促使业者越来越关注 RF 电路设计的技巧。从过去到现在，RF 电路板设计如同电磁干扰(EMI)问题一样，一直是工程师们最难掌控的部份，甚至是梦魇。若想要一次就设计成功，必须事先仔细规划和注重细节才能奏效。

射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种「黑色艺术」(black art) 。但这只是一种以偏盖全的观点，RF 电路板设计还是有许多可以遵循的法则。不过，在实际设计时，真正实用的技巧是当这些法则因各种限制而无法实施时，如何对它们进行折衷处理。重要的 RF 设计课题包括：阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波 ... 等。

该视频是描述了射频电路中，新建电路元器件封装大小的注意事项。

在 WiFi 产品的开发过程中，射频电路的布线(RF Circuit Layout Guide)是极为关键的一个过程。很多时候，我们可能在原理上已经设计的很完善，但是在实际的制板，上件过后发现很不理想，实际上这些都是布线(Layout)做的不够完善的原因。本文将以一个无线网卡的布线实例及本人的一点工作经验为大家讲解一下射频电路在布线中应该注意的一些问题。

电路板的叠构(PCB Stack Up)

在进行布线之前，我们首先要确定电路板的叠构，就像盖房子要先有房子的墙壁。电路板的叠构的确定与电路设计的复杂度，电磁兼容的考虑等很多因素有关。下图给出了四层板，六层板和八层板的常用叠构方式。

在无线网卡的 PCB 叠构中，基本上不会出现单面板的情况，所以本文也不会对单面板的情况加以讨论。

两层板设计中应该注意的问题。

在四层板的设计中，我们一般会将第二层作为完整的地平面，同时，也会把重要的信号线走在顶层(当然包括射频走线)，以便于很好的控制阻抗。在六层板或者更多层板的设计中，我们同样会将第二层作为完整的地平面，然后在顶层走最重要的信号线。

PS：可以使用 Polar 计算单端阻抗与阻抗等，有些 Layout 软件自身就集成了阻抗计算器，如 Allegro。

阻抗控制

在我们进行原理设计与仿真之后，在 Layout 中很值得注意的一件事情就是阻抗控制。众所周知，我们应该尽量保证走线的特征是 50 欧姆，这主要和线宽有关，在本实例中，是两层半，在 Polar 中采用 Surface Coplanar Line 模型进行阻抗的计算，我们可以得到一组比较理想的值：Height(H)=39.6mil, Track(W)=30mil,Track(W1)=30mil,Thickness=1OZ=1.4mil, Separation(S)=7mil, Dielectric(Er)=4.2，对应的特征阻抗是 52.14 欧姆，符合要求。如下图中高亮的线就是这样的一条射频走线。

本文从射频界面、小的期望信号、大的烦扰信号、相邻频道的烦扰四个方面解读射频电路四大基础特性，并给出了在 PCB 规划过程中需求特别注意的重要要素。深圳市文德丰科技有限公司是一家专业的pcba工厂。

射频电路仿真之射频的界面

无线发射器和接收器在概念上，可分为基频与射频两个部份。基频包括发射器的输入信号之频率规模，也包括接收器的输出信号之频率规模。基频的频宽决议了数据在系统中可流动的根本速率。基频是用来改进数据流的牢靠度，并在特定的数据传输率之下，减少发射器施加在传输媒介(transmi ssion medium)的负荷。

因此，PCB 规划基频电路时，需求许多的信号处理工程知识。发射器的射频电路能将已处理过的基频信号转化、升频至指定的频道中，并将此信号注入至传输媒体中。相反的，接收器的射频电路能自传输媒体中取得信号，并转化、降频成基频。

发射器有两个首要的 PCB 规划政策：

它们有必要尽或许在消耗最少功率的情况下，发射特定的功率。

它们不能烦扰相邻频道内的收发机之正常运作。

就接收器而言，有三个首要的 PCB 规划政策：首要，它们有必要精确地复原小信号;第二，它们有必要能去除期望频道以外的烦扰信号;最终一点与发射器相同，它们消耗的功率有必要很小。

射频电路仿真之大的烦扰信号

接收器有必要对小的信号很活络，即使有大的烦扰信号(阻挡物)存在时。这种情况出现在尝试接收一个弱小或远距的发射信号，而其邻近有强壮的发射器在相邻频道中播送。烦扰信号或许比等待信号大 60～70 dB，且可以在接收器的输入阶段以许多掩盖的方法，或使接收器在输入阶段发作过多的噪声量，来阻断正常信号的接收。假设接收器在输入阶段，被烦扰源唆使进入非线性的区域，上述的那两个问题就会发作。为防止这些问题，接收器的前端有必要是非常线性的。

因此，“线性”也是 PCB 规划接收器时的一个重要考虑要素。由于接收器是窄频电路，所以非线性是以测量“交调失真(inte rmodulati on distorTI on)”来计算的。这牵涉到运用两个频率相近，并位于中心频带内(in band)的正弦波或余弦波来驱动输入信号，然后再测量其交互调变的乘积。大体而言，SPI CE 是一种耗时耗本钱的仿真软件，由于它有必要实行许屡次的循环运算以后，才华得到所需求的频率分辨率，以了解失真的现象。

射频电路仿真之小的期望信号

接收器有必要很活络地侦测到小的输入信号。一般而言，接收器的输入功率可以小到 1 μV。接收器的活络度被它的输入电路所发作的噪声所束缚。因此，噪声是 PCB 规划接收器时的一个重要考虑要素。并且，具有以仿真工具来猜想噪声的才干是不可或缺的。

附图一是一个典型的超外差(superheterodyne)接收器。接收到的信号先经过滤波，再以低噪声扩大器(LNA)将输入信号扩大。然后运用第一个本地振荡器(LO)与此信号混合，以使此信号转化成中频(IF)。

前端(front-end)电路的噪声效能首要取决于 LNA、混合器(mixer)和 LO。尽管运用传统的 SPICE 噪声分析，可以寻找到 LNA 的噪声，但关于混合器和 LO 而言，它却是无用的，由于在这些区块中的噪声，会被很大的 LO 信号严重地影响。

小的输入信号要求接收器有必要具有极大的扩大功能，一般需求 120 dB 这么高的增益。在这么高的增益下，任何自输出端耦合(couple)回到输入端的信号都或许发作问题。运用超外差接收器架构的重要原因是，它可以将增益分布在数个频率里，以减少耦合的机率。这也使得第一个 LO 的频率与输入信号的频率不同，可以防止大的烦扰信号“污染 ”到小的输入信号。

由于不同的理由，在一些无线通讯系统中，直接转化(direct convers ion)或内差(homodyne)架构可以替代超外差架构。在此架构中，射频输入信号是在单一过程下直接转化成基频，因此，大部份的增益都在基频中，并且 LO 与输入信号的频率相同。

在这种情况下，有必要了解少量耦合的影响力，并且有必要建立起“杂散信号路径(stray signal path)”的详细模型，比方：穿过基板(substrate)的耦合、封装脚位与焊线(bondwire)之间的耦合、和穿过电源线的耦合。

射频电路仿真之相邻频道的烦扰

失真也在发射器中扮演着重要的人物。发射器在输出电路所发作的非线性，或许使传送信号的频宽分布于相邻的频道中。这种现象称为“频谱的再成长(spectral regrowth)”。在信号抵达发射器的功率扩大器(PA)之前，其频宽被束缚着;但在 PA 内的“交调失真”会导致频宽再次增加。

假设频宽增加的太多，发射器将无法符合其相邻频道的功率要求。当传送数字调变信号时，实际上，是无法用 SPICE 来猜想频谱的再成长。由于大约有 1000 个数字符号(symbol)的传送作业有必要被仿真，以求得代表性的频谱，并且还需求结合高频率的载波，这些将使 SPICE 的瞬态分析变得不切实际。