阜新发现距今约8000年新石器时代早期古村落

引言

在电子系统上电时，电源通常需要经过比较长的时间才 能达到稳定状态。在这个过程中，数字集成电路或数模混合 集成电路中的寄存器、控制器等单元的状态是不确定的，这 可能会导致芯片不能正常工作［%因此需要一种电路在电源上 电时，对那些不确定的状态进行初始化，我们通常使用上电复 位电路来实现这种功能。然而，随着集成电路工艺的进步，芯 片的工作电压越来越低，对POR的性能要求也更高，传统的 POR电路越来越难以满足如今的需求［2-5］。本文通过对传统 POR的研究，基于0.18 um设计了一种低压低功耗的上电复 位电路，该电路结构也适用于更小特征尺寸的CMOS工艺［8-10］。

1 POR电路介绍

图1(a)所示为传统的片外POR电路，其主要由电阻、 电容和二极管构成，电路的时间延迟由RC决定，当电源下电 时，反向二极管对电容放电。这种电路的主要缺点是依赖电 源的上电速度，在电源的上电速度较慢时，POR电路可能无 法正常工作。图1(b)为传统的片上集成POR电路，检测电 压由NMOS和PMOS的阈值电压决定，当电源电压高于检测 电压时，电流镜对电容充电，当充电电压高于触发器阈值时, 电路复位。这种电路的缺点是在电源电压低于阈值电压时，电 路也有充电电流存在，会减小电路的延迟时间；其次，管子 的阈值电压受工艺、温度影响较大，再计入电源电压的影响, 这种电路延迟时间的离散度会非常大。

图2所示的POR电路由带隙基准电压做参考电压，它 的检测电压值非常精确，误差通常在5%以内。同时和其他POR相比，延迟时间受工艺、温度、电压的影响也较小。市 场上广泛应用的单片POR芯片811/812系列，便采用这种结构。 图2电路虽然性能优良，但是在集成电路的器件特征尺寸越 来越小、电源电压甚至低于带隙基准的时候，这种结构显然 不利于片上集成。

2 POR电路设计

本文设计的POR电路如图3所示,汹?M构成了电源 电压检测电路，其中M1?M,和R、用来产生偏置电流, INV1和M构成具有迟滞能力的比较器，上电检测点和下 电检测点的回差电压大于100 mV INV2、用来产生时间延迟, T1迟滞比较器用来产生复位信号。相比于文献［9, 10］的设计, 本文POR大大提高了对噪声的免疫能力，同时增加了延迟时 间，提高了电路可靠性。

当电路启动时，所有节点电压的初始状态为0,在 0 < VDD< Vh时，随着电源电压的升高，电路对M的栅极和 vln节点充电，Vln跟随电源电压，V和兀保持低电平,T输出 端OUT节点跟随电源电压。当Vh < Vdd< 2V® M管导通, 开始有电流流过R” M?的栅极电压被拉低,M3、M 镜像M,的电流，Vr,和OUT继续跟随电源电压，V和V仍然 保持低电平。当2Vh < Vdd时，Ml开始导通，流过的电流 随着Vdd的增加逐渐变大，同时M6镜像Ml的电流，由式（1?3）可以得到电源的检测电压 Vdet。

在Vdd超过检测电压Viet时，Vln迅速拉低，BUF1打开, M9开始对MOS电容Mc充电，当Vc大于T1的阈值电压时,T1 输出复位信号。从Vdd达到Vdet到T1输出复位信号的时间延迟 TD由1心Mc电容和T阈值电压决定。

在电路下电时，POR的工作过程是上电时的逆过程，由 Invi构成的迟滞比较器使得下电检测电压低于上电检测值, 其回差电压的大小可以通过改变M,的尺寸调整。当电源电压 小于下电检测值时，兀变为低电平，兀节点通过BUF1迅速放 电到0。由于V放电速度远高于充电速度，该POR在上电的 时候，即使出现由电源噪声导致检测电路反复触发的现象，V 依然会保持低电平，这极大的提高了电路对噪声的抗干扰能力。

3电路仿真

为了模拟POR电路在电源上电时间为1 ms时的工作情 况，做不同corner组合的仿真。主要corner的仿真结果如图 4所示，仿真数据如表1所列。上电检测电压Vut由于依赖于 NMOS的阈值，随工艺变化较大，仿真结果清晰地表明了这点。

典型工作条件下，Vdet 和 TD 的蒙特卡洛仿真结果如图 5和图 6 所示，其方差分别为 25.76 mV 和 2.72 ms。

4结语

本文基于0.18 mm工艺设计了一种适用于低电源电压IC 的可集成上电复位电路，该POR具有电源上电和掉电检测能 力，对电源的上电速度和噪声不敏感，电路总功耗约9 mW。 所有corner的仿真结果表明，该电路可实现大于100 ms的延时, 蒙特卡洛仿真显示该电路受工艺批次和器件失配影响较小。

20211120_6198f3c4e8aef__一种新型低压上电复位电路设计